세계 1위 파운드리 TSMC가 1.4나노(A14) 공정에서 고가의 차세대 장비 도입을 미루며 비용 효율성을 선택한 가운데, 미국 본토 파운드리 스카이워터(SkyWater)는 기존 평면 미세화의 한계를 수직 구조로 돌파하는 '모놀리식 3D' 칩 양산 가능성을 증명하며 업계의 주목을 받고 있다.
◆TSMC의 1.4나노 전략: "슈퍼카 대신 엔진 튜닝"26일 해외 IT전문지와 반도체 업계에 따르면 TSMC가 2028년 양산 예정인 1.4나노 공정(A14)에서 네덜란드 ASML의 차세대 노광장비인 '하이-NA(High-NA) EUV' 도입을 전면 배제하기로 결정했다.
TSMC는 A14 노드에서 하이-NA EUV 장비를 사용하지 않고, 차기 A14P 노드에서 도입 가능성을 열어두고 있다는 점이 확인됐다. ASML의 하이-NA EUV 장비는 대당 약 4억 달러(약 5000억 원)에 달한다.
이는 TSMC가 고객사인 애플과 엔비디아의 비용 부담을 낮추고 안정적인 '골든 수율(golden yield)'을 확보하는 것을 제조업의 본질로 판단했기 때문으로 풀이된다. 미개척 기술의 슈퍼카를 새로 구입해 레이스에 나가는 대신, 이미 잘 다듬어진 엔진을 극한으로 튜닝해 확실한 승리를 지키겠다는 전략이다.
TSMC 측은 하이-NA 장비 대신 기존 EUV 장비를 여러 번 겹쳐 찍는 '멀티 패터닝(multi-patterning)' 기술을 고도화하기로 했다. 인텔이 하이-NA를 선제 도입하며 기술 우위를 과시하는 것과 대조적이다.
앞서 인텔은 2024년 1월 하이-NA EUV 장비를 세계에서 두 번째로 도입했으며, 2024년 모든 신규 하이-NA 장비를 선점 구매한 것으로 확인됐다. 2027-2028년 대량 생산을 목표로 하고 있다.
◆美 스카이워터, '모놀리식 3D' 칩 상업 양산 이정표 달성TSMC가 평면 위의 미세화에 집중할 때, 미국은 아예 판을 위로 쌓아 올리는 혁신을 시도하고 있다.
지난 12월 10일(현지시간) 스탠퍼드대, MIT, 카네기멜론대(CMU), 펜실베이니아대 연구진과 미국 파운드리 스카이워터(SkyWater Technology)가 협력해 세계 최초로 상용 파운드리 라인에서 '모놀리식 3D(M3D)' 칩 제조에 성공했다는 소식이 전해졌다.
스카이워터는 미네소타주 블루밍턴 소재 자사 팹(foundry)에서 모놀리식 3D 칩을 실제로 제조했으며, 이는 학계가 아닌 상업용 파운드리에서 제조된 최초의 모놀리식 3D 칩이다.
TSMC와 스카이워터의 기술적인 보완관계를 갖고 있다. 기존 3D 패키징(HBM 등)이 개별 칩을 TSV(실리콘 관통 전극)로 연결하는 방식이라면, 모놀리식 3D는 하나의 웨이퍼 위에서 연산(로직)과 메모리 층을 수직으로 직접 성장시키는 기술이다.
업계 관계자는 "아파트에 비유하면, TSMC는 한 층의 방 개수를 늘리는 기술이고, 모놀리식 3D는 고층으로 쌓으면서 층간 이동을 초고속화하는 기술"이라며 "둘은 상호 보완적이어서 이론적으로는 1.4나노 공정으로 만든 칩에 모놀리식 3D 구조를 적용할 수도 있다"고 설명했다.
이어 "TSMC가 평면 공정의 경제성으로 당분간 시장을 지배하겠지만, 2028년 이후 모놀리식 3D 같은 구조 혁신이 상용화되면 게임의 룰 자체가 바뀔 수 있다"며 "(평면 미세화 기술의 고도화 한계로 인해) 중장기적으로는 3D 아키텍처 선점이 승부처가 될 것"이라고 내다봤다.
스카이워터에 따르면 사측은 초기 하드웨어 테스트에서 기존 2D 칩 대비 약 4배의 성능 향상을 확인했으며, 시뮬레이션 결과 더 많은 층을 쌓은 미래 버전은 최대 12배의 성능 향상이 가능한 것으로 나타났다. 연구진은 에너지-지연 곱(EDP) 기준으로 100~1000배 개선 가능성을 제시했다.
특히 스탠퍼드 연구진의 공식 발표 자료에서 "100배에서 1,000배의 에너지-지연 곱(EDP) 개선 가능성"이 명시돼 있다. 이는 데이터 이동 거리를 대폭 단축하고 수직 경로를 대량으로 추가함으로써 달성 가능한 수치다.
이 기술은 AI 가속기의 최대 난제인 '메모리 벽(memory wall)'을 허물 열쇠로 평가받고 있다.
◆'나노'의 종말, '스택'의 시대.. 한국 반도체 시사점 무엇?이러한 흐름은 한국 반도체 기업들에 '기회'와 '위기'를 동시에 던지고 있다.
TSMC의 장비 도입 지연은 삼성전자가 하이-NA를 선제 도입해 기술 역전을 노릴 기회가 될 수 있다. 다만 미국의 모놀리식 3D 기술은 메모리와 로직의 경계를 허물며 우리 기업들이 주도하는 HBM 시장 자체를 위협할 수 있는 '게임 체인저'로 부상할 수 있다.
삼성전자의 과제는 분명해지고 있다. 삼성전자는 삼성전자는 2024년 6월 파운드리 포럼에서 2027년까지 BSPDN 기술을 적용한 SF2Z 공정을 준비하겠다고 공식 발표했다. 해당 기술은 모놀리식 구조로 확장할 잠재력을 갖췄다. 다만 이는 인텔보다 다소 늦은 로드맵이다.
BSPDN은 전류 배선층을 웨이퍼 후면에 배치해 전력과 신호 라인의 병목 현상을 개선하는 기술로, 칩 크기를 최대 17% 줄일 수 있다.
삼성전자는 이 기술을 모놀리식 구조로 확장해 파운드리와 메모리를 모두 보유한 '종합 반도체 기업'의 강점을 극대화해야 하는 과제를 안고 있다.
SK하이닉스는 HBM 시장 선도 기업으로서, 패키징 기술을 넘어 로직 칩 위에 메모리를 직접 성장시키는 이종집적 모놀리식 IP 확보가 시급한 시점이다. SK하이닉스는 '3D HBM' 연구에 착수했으며, HBM5부터 상용화될 것으로 전망하고 있다.
IT업계 관계자는 “이제는 누가 더 작게 만드느냐(Smaller)가 아니라, 누가 더 똑똑하게 쌓느냐(Smarter)의 싸움”이라고 설명했다.
2026~2028년 반도체 시장은 TSMC의 수율 중심 공세와 미국발 아키텍처 혁신 사이의 거대한 충돌이 일어날 전망이다. 한국 기업들은 파운드리와 메모리를 모두 보유한 유일한 국가로서, 두 기술을 융합한 차별화된 경쟁력 확보가 생존의 열쇠가 될 것으로 보인다.
